


(11)Publication number : 2000-059707  
(43)Date of publication of application : 25.02.2000

H04N	5/44
H04B	1/16
H04B	1/26

(72)Inventor : KITAURA KAZUO

**PROBLEM TO BE SOLVED:** To allow a television tuner to use the reception of an analog broadcast and a digital broadcast in common.

**SOLUTION:** A PLL circuit 73 decreases the change in a frequency step, that is, an N value when receiving an analog broadcast and lowers the cut-off frequency of a loop filter to easily correct the deviation of a transmission frequency and oscillated frequency of a reference signal source 74 and to improve the image quality. The circuit 73, when receiving a digital broadcast, increases the frequency step and the cut-off frequency to improve phase noise and reduce channel switching time. Thus, the circuits from the high frequency stage to the intermediate frequency stage and the PLL circuit 73 are used in common for receiving both the analog, and digital broadcast waves and reduction in size and cost of the television tuner are realized.



[Date of request for examination]	22.06.2004
[Date of sending the examiner's decision of rejection]	
[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]	
[Date of final disposal for application]	
[Patent number]	
[Date of registration]	
[Number of appeal against examiner's decision of rejection]	
[Date of requesting appeal against examiner's decision of rejection]	
[Date of extinction of right]	

BEST AVAILABLE COPY

(19) 日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2000-59707

(P2000-59707A)

(43) 公開日 平成12年2月25日 (2000.2.25)

(51) Int.Cl. <sup>7</sup>	識別記号	FI	キーワード (参考)
H04N 5/44		H04N 5/44	K 5C025
H04B 1/16		H04B 1/16	A 5K020
1/26		1/26	H 5K061

審査請求 未請求 請求項の数 2 OL (全 9 頁)


(21) 出願番号	特願平10-220546	(71) 出願人	000005049 シャープ株式会社 大阪府大阪市阿倍野区長池町22番22号
(22) 出願日	平成10年8月4日 (1998.8.4)	(72) 発明者	北浦 一雄 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内
		(74) 代理人	100080034 弁理士 原 謙三
		Fターム (参考)	5C025 AA25 AA27 BA01 BA20 DA01 DA05 5K020 AA02 AA08 DD05 DD22 EE05 GG01 GG12 KK04 KK07 LL09 5K061 AA10 BB06 BB07 CC16 CC45 DD04 FF11

(54) 【発明の名称】 テレビジョンチューナ

(57) 【要約】

【課題】 テレビジョンチューナ61をアナログ放送の受信とデジタル放送の受信とに共用可能とする。

【解決手段】 PLL回路73は、アナログ放送受信時には、周波数ステップ、すなわちN値の変化を小さくするとともに、ループフィルタのカットオフ周波数を低くし、送信周波数や基準信号源74の発振周波数のずれを補正し易くして、画質の改善を図り、デジタル放送受信時には、前記周波数ステップを大きくするとともに、カットオフ周波数を高くして、位相ノイズの改善およびチャンネル切換時間の短縮を図る。これによって、高周波段から中間周波段までの回路およびPLL回路73を共用化することができ、小型化および低コスト化を図ることができる。



## 【特許請求の範囲】

【請求項1】入力されたテレビジョン信号を予め定められている周波数の中間周波信号に変換し、アナログ用およびデジタル用のそれぞれの復調回路に出力するテレビジョンチューナであって、  
前記周波数変換のために前記入力テレビジョン信号に混合される局部発振信号の発振周波数を制御するPLL回路における周波数ステップおよびループフィルタのカットオフ周波数を、アナログ放送受信時とデジタル放送受信時とで切替える切替手段を含むことを特徴とするテレビジョンチューナ。

【請求項2】前記ループフィルタのカットオフ周波数の切換えに、前記PLL回路の汎用ポートを使用することを特徴とする請求項1記載の高周波信号の受信装置。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】本発明は、地上波のテレビジョン放送や、ケーブルテレビジョンの受信に好適に実施されるテレビジョンチューナに関し、特にデジタル放送とアナログ放送との受信に共用することができるテレビジョンチューナに関する。

## 【0002】

【従来の技術】地上波のテレビジョン放送では、これまで、アナログの映像および音声信号を、それぞれAMおよびFM変調して所定の搬送周波数で送信する、いわゆるアナログ放送のみであったが、本年から米国および英国では、前記アナログの映像および音声信号をデジタル化し、さらに圧縮した後のデータをQPSKまたはQAM変調などによってデジタル変調し、OFDM方式で伝送する、いわゆるデジタル放送が開始される予定である。また、前記ケーブルテレビジョンにおいては、一部で既に前記デジタル放送が開始されている。

【0003】前記デジタル放送は、半導体技術や画像圧縮技術の進歩によって可能となったものであり、アナログ放送に比べて、同じ周波数帯域で、より多くの番組を放送することが可能であり、また前記OFDM方式での伝送によって、フェージングの影響を無くすることができる等の種々の特徴を有している。

【0004】図7は、従来からのアナログ放送受信用のテレビジョンチューナ1の電氣的構成を示すブロック図である。アンテナ2で受信された高周波信号は、アンテナ入力端子3から増幅回路4に入力されて増幅される。

【0005】前記増幅回路4で増幅された受信高周波信号は、VHF入力同調回路となるバンドパスフィルタ（以下、BPFと略称する）5においてVHF帯域の選局チャンネル付近の信号成分が選択され、高周波増幅回路6において所定レベル範囲に制限され、さらにVHF段間同調回路となるBPF7において復調された後、混合回路8に与えられる。混合回路8には、局部発振回路9からの局部発振信号が与えられており、この局部発振

信号の発振周波数は、マイクロコンピュータなどの図示しない選局回路から端子11、12に与えられる選局信号に応答して、PLL回路13が発生する同調電圧によって制御される。

【0006】PLL回路13は、前記局部発振回路9とループ回路を形成し、局部発振信号の発振周波数と基準信号源14の発振周波数と比較し、所望とする周波数となるように前記同調電圧を制御する。この同調電圧はまた、前記BPF5、7にも与えられており、こうして高い選択度で所望とするチャンネルの信号成分が取出され、所定の周波数の中間周波信号に変換される。

【0007】前記増幅回路4からの受信高周波信号からはまた、ハイパスフィルタ（以下、HPFと略称する）21、BPF22、高周波増幅回路23およびBPF24によって、高い選択度で所望とするチャンネルの周波数近傍の成分が選択され、かつ所定レベル範囲に制限されて混合回路25に入力される。混合回路25には、局部発振回路26からの局部発振信号が与えられている。前記BPF22はUHF入力同調回路となり、BPF24はUHF段間同調回路となり、これらBPF22、24および局部発振回路26には、前記PLL回路13から受信チャンネルに対応した同調電圧が与えられ、これによって混合回路25からは、受信チャンネルの高周波信号が、前記所定周波数の中間周波信号に変換されて出力される。

【0008】なお、高周波増幅回路6、23には、後述する検波回路31からのAGC電圧が与えられ、これによって信号成分が前記所定レベル範囲内に制限されることになる。

【0009】混合回路8、25からの中間周波信号は、中間周波増幅回路32で増幅され、中間周波フィルタ33を介して前記検波回路31に入力される。

【0010】検波回路31内では、前記中間周波信号は、増幅回路34で増幅され、PLL検波回路35によって同期検波され、I信号およびQ信号の映像信号に復調されて、映像出力端子36から出力される。また、前記PLL検波回路35で検波された音声信号成分は、SIFBPF37を介してFM検波回路38に入力され、音声信号に復調されて、音声出力端子39から出力される。増幅回路34への中間周波信号の入力レベルに対応して、RFAGE回路40は前記AGC電圧を発生し、前記高周波増幅回路6、23へ出力する。

【0011】一方、デジタル放送受信用のテレビジョンチューナ41は、たとえば図8で示すように構成される。このテレビジョンチューナ41において、前述のテレビジョンチューナ1に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。

【0012】このテレビジョンチューナ41では、高周波増幅回路6、23での振幅制限は、中間周波増幅回路32からの中間周波信号のレベルをレベル検波回路42

で検知し、その検知結果にตอบสนองして、遅延AGC回路43が発生するAGC電圧によって行われる。中間周波信号は、中間周波増幅回路32、中間周波フィルタ33、中間周波増幅回路44および中間周波フィルタ45において帯域制限および増幅された後、第2IF変換回路46に入力される。

【0013】前記第2IF変換回路46では、前記中間周波信号は、図示しない後段の復号化回路からAGC端子47に与えられるAGC電圧に対応して、中間周波増幅回路48によって適正レベルに増幅され、さらに混合回路49において局部発振回路50からの局部発振信号と混合されて、たとえば5(MHz)の第2の中間周波信号に変換され、ローパスフィルタ(略称LPF)51、中間周波増幅回路52およびLPF53によって、周波数選択および増幅された後、デジタル出力端子54から出力される。この第2の中間周波信号は、アナログ/デジタル変換された後、OFDM復調およびMPG復号されて、映像・音声信号に復号化される。前記、局部発振回路50の発振周波数は、基準信号源55によって一定に制御されている。

【0014】

【発明が解決しようとする課題】前記アナログ・デジタル共用チューナは、上述のように構成されるテレビジョンチューナ1、41が併用して用いられることで実現される。これは、アナログ放送受信用のテレビジョンチューナ1では、送信周波数のずれや基準信号源14の発振周波数の偏差などによって中間周波信号の周波数にずれを生じ、画質の劣化を招いてしまうという恐れがあるためである。このような不具合を防止するためには、PLL回路13によって前記同調電圧が変化され、局部発振回路9、26の発振周波数が僅かに変化される。このため、PLL回路13内での周波数分解能、すなわちステップ周波数は比較的小さく、たとえば我が国においては、62.5(kHz)に選ばれている。

【0015】これに対して、デジタル放送受信用のテレビジョンチューナ41では、位相ノイズが重要視され、前記ステップ周波数をできるだけ大きく設定することで、前記位相ノイズの改善およびチャンネル切換時間の短縮化が図られている。したがって、従来のアナログ・デジタル共用チューナでは、前述のように2つのチューナ1、41を併設するために、構成が大型化し、コストが嵩むという問題がある。

【0016】本発明の目的は、小型化および低コスト化を図ることができるアナログ・デジタル共用のテレビジョンチューナを提供することである。

【0017】

【課題を解決するための手段】請求項1の発明に係るテレビジョンチューナは、入力されたテレビジョン信号を予め定められている周波数の中間周波信号に変換し、アナログ用およびデジタル用のそれぞれの復調回路に出力

するテレビジョンチューナであって、前記周波数変換のために前記入力テレビジョン信号に混合される局部発振信号の発振周波数を制御するPLL回路における周波数ステップおよびループフィルタのカットオフ周波数を、アナログ放送受信時とデジタル放送受信時とで切換える切換手段を含むことを特徴とする。

【0018】上記の構成によれば、切換手段は、アナログ放送受信時には、PLL回路の周波数ステップを小さくして、送信周波数や局部発振周波数のずれを細かく調整できるようにし、これに対応してループフィルタのカットオフ周波数も低く設定する。これに対して、デジタル放送受信時には、前記周波数ステップを大きくして、位相ノイズの改善を図るとともに、チャンネル切換時間を短縮し、またこれに対応してループフィルタのカットオフ周波数も高く設定する。

【0019】したがって、高周波段から中間周波段までの回路ならびにPLL回路を共通に用いることができ、デジタル・アナログ共用テレビジョンチューナを小型および低コストに実現することができる。

【0020】また、請求項2の発明に係るテレビジョンチューナは、前記ループフィルタのカットオフ周波数の切換えに、前記PLL回路の汎用ポートを使用することを特徴とする。

【0021】上記の構成によれば、ループフィルタのカットオフ周波数の切換えのために、特別な構成を用いることなく、該切換えを、マイクロコンピュータなどの選局回路からの選局信号にตอบสนองしたPLL回路の選局動作に連動して行うことができる。したがって、コストの上昇なく、実現することができる。

【0022】

【発明の実施の形態】本発明の実施の一形態について、図1～図6に基づいて説明すれば、以下のとおりである。

【0023】図1は、本発明の実施の一形態の地上波のアナログ放送およびデジタル放送に共用のテレビジョンチューナ61の電気的構成を示すブロック図である。なお、このテレビジョンチューナ61は、ケーブルテレビジョンに適用可能なことは言うまでもない。

【0024】アンテナ62で受信された高周波信号は、アンテナ入力端子63から増幅回路64に入力されて増幅される。

【0025】前記増幅回路64で増幅された受信高周波信号は、VHF入力同調回路となるBPF65においてVHF帯域の選局チャンネル付近の信号成分が選択され、高周波増幅回路66において所定レベル範囲に制限され、さらにVHF段間同調回路となるBPF67において復同調された後、混合回路68に与えられる。混合回路68には、局部発振回路69からの局部発振信号が与えられており、この局部発振信号の発振周波数は、マイクロコンピュータなどの図示しない選局回路から端子7

1, 72 に与えられる選局信号にตอบสนองして、PLL 回路73 が発生する同調電圧によって制御される。

【0026】PLL 回路73 は、前記局部発振回路69 とループ回路を形成し、局部発振信号の発振周波数と基準信号源74 の発振周波数と比較し、所望とする周波数となるように前記同調電圧を制御する。この同調電圧はまた、前記BPF65, 67 にも与えられており、こうして高い選択度で所望とするチャネルの信号成分が取出され、所定の周波数、たとえば米国の場合には45.75 (MHz)、我が国の場合には58.75 (MHz) の中間周波信号に変換される。

【0027】前記増幅回路64 からの受信高周波信号からはまた、HPF81、BPF82、高周波増幅回路83 およびBPF84 によって、高い選択度で所望とするチャネルの周波数近傍の成分が選択され、かつ所定レベル範囲に制限されて混合回路85 に入力される。混合回路85 には、局部発振回路86 からの局部発振信号が与えられている。前記BPF82 はUHF 入力同調回路となり、BPF84 はUHF 段間同調回路となり、これらBPF82, 84 および局部発振回路86 には、前記PLL 回路73 から受信チャネルに対応した同調電圧が与えられ、これによって混合回路85 からは、受信チャネルの高周波信号が、前記所定周波数の中間周波信号に変換されて出力される。

【0028】なお、高周波増幅回路66, 83 には、アナログ放送受信時には、後述する検波回路91 からのAGC 電圧が与えられ、これによって信号成分が前記所定レベル範囲内に制限されることになる。

【0029】混合回路68, 85 からの中間周波信号は、中間周波増幅回路92 で増幅され、中間周波フィルタ93 を介して前記検波回路91 に入力される。検波回路91 内では、前記中間周波信号は、増幅回路94 で増幅され、PLL 検波回路95 によって同期検波され、I 信号およびQ 信号の映像信号に復調されて、映像出力端子96 から出力される。また、前記PLL 検波回路95 で検波された音声信号成分は、たとえば我が国では4.5 (MHz) の中心周波数を有するSIFBPF97 を介してFM 検波回路98 に入力され、音声信号に復調されて、音声出力端子99 から出力される。増幅回路94 への中間周波信号の入力レベルに対応して、RFAGE 回路100 は前記AGC 電圧を発生し、前記高周波増幅回路66, 83 へ出力する。

【0030】一方、デジタル放送受信時には、前記高周波増幅回路66, 83 での振幅制限は、中間周波増幅回

$$K = (P + 1)S + P(N - S) = PN + S \quad \dots (1)$$

となる。

【0035】一方、前記基準信号源74 からの基準信号は、リファレンスカウンタ126 で分周されて、前記位相比較器125 に入力される。位相比較器125 は、前記局部発振信号の分周信号と、基準信号の分周信号との

路92 からの中間周波信号のレベルをレベル検波回路101 で検知し、その検知結果にตอบสนองして、遅延AGC 回路102 が発生するAGC 電圧によって行われる。前記中間周波増幅回路92 からの中間周波信号はまた、中間周波フィルタ103、中間周波増幅回路104 および中間周波フィルタ105 において帯域制限および増幅された後、第2IF 変換回路106 に入力される。

【0031】前記第2IF 変換回路106 では、前記中間周波信号は、図示しない後段の復号化回路からAGC 端子107 に与えられるAGC 電圧に対応して、中間周波増幅回路108 によって適正レベルに増幅され、さらに混合回路109 において局部発振回路110 からの局部発振信号と混合されて、たとえば5 (MHz) の第2の中間周波信号に変換され、LPF111、中間周波増幅回路112 およびLPF113 によって、周波数選択および増幅された後、デジタル出力端子114 から出力される。この第2の中間周波信号は、アナログ/デジタル変換された後、OFDM 復調およびMPPEG 復号されて、映像・音声信号に復号化される。前記、局部発振回路110 の発振周波数は、基準信号源115 によって一定に制御されている。

【0032】図2 は、前記PLL 回路73 の具体的構成を示すブロック図である。PLL 回路73 は、PLL IC120 と、前記基準信号源74 と、ループフィルタ130 とを備えて構成されている。PLL IC120 は、前述のようにループフィルタ130 を介して、局部発振回路69, 86 とループ回路を形成している。

【0033】局部発振信号は、プリスケアラ121 において所定の分周比P またはP + 1 で分周された後、プログラムカウンタ122 およびスワローカウンタ123 に与えられる。プログラムカウンタ122 の分周出力は、位相比較器125 に入力される。

【0034】プログラムカウンタ122 の分周比をN とし、スワローカウンタ123 の分周比をS とするとき、 $S < N$  に選ばれており、プリスケアラ121 の分周比は、コントロール回路124 によって、まずP + 1、たとえば33 に選ばれる。したがって、プリスケアラ121 とスワローカウンタ123 とによって、 $(P + 1)S$  までカウントが行われると、スワローカウンタ123 はコントロール回路124 を介してプリスケアラ121 の分周比をP、すなわち32 に設定し、プログラムカウンタ122 がさらに、 $P(N - S)$  をカウントすることによって、前記局部発振信号の分周信号が作成される。すなわち、分周信号の分周比をK とすると、

位相を比較し、両者の差に対応した位相補正パルスを作成し、チャージポンプ127 を介して前記ループフィルタ130 へ出力する。ループフィルタ130 は、前記位相補正パルスの高調波成分を除去し、前記同調電圧として出力する。

【0036】前記プログラムカウンタ122の分周比N、スワローカウンタ123の分周比Sおよびファレンスカウンタ126の分周比Mは、前記選局回路から端子71、72に与えられる選局信号が、データインタフェース回路128でデコードされて設定される。本発明では、プログラムカウンタ122の分周比Nの変化幅である周波数ステップが、アナログ放送受信時にはたとえば62.5(kHz)に選ばれ、デジタル放送受信時には2倍の125(kHz)に選ばれる。これによって、後述するようにデジタル放送受信時の位相ノイズを6(dB)改善することが可能となる。

【0037】前記分周比Nの変化幅の切換えに対応して、データインタフェース回路128は、さらに制御信号を作成し、ポートインタフェース129を介して、PLLIC120の所定の汎用ポート129aから、ループフィルタ130に与えられる。

【0038】ループフィルタ130は、前述の図7および図8で示す従来技術では、図3(a)で示されるように構成されているのに対して、本発明では、図3(b)で示すように構成される。すなわち、従来では、差動増幅器131に対して、入力抵抗R1と、抵抗R2およびコンデンサC1の直列回路から成る帰還回路が設けられているのに対して、本発明では、前記入力抵抗R1に代

$$\omega_n = \sqrt{\frac{K_o \cdot K_d}{C_1 \cdot R_1}} \quad \dots (2)$$

【0043】で表される。ただし、K<sub>o</sub>は局部発振回路69、86を実現する電圧制御発振器の変換利得であり、K<sub>d</sub>は位相比較器125の変換利得である。

【0044】ここで、カットオフ周波数 $\omega_c$ と前記自然

$$\omega_c = 2.06 \times \sqrt{\frac{K_o \cdot K_d}{C_1 \cdot R_1}} \quad \dots (3)$$

【0046】となる。

【0047】したがって、入力抵抗の抵抗値R1をR11とR12とに切換えることによって、カットオフ周波数 $\omega_c$ を、アナログ放送受信時とデジタル放送受信時にそれぞれ適切な値に設定することができる。

【0048】なお、帰還コンデンサC1の静電容量を切換えるようにしてもよいけれども、その場合、構成が大型化する。入力抵抗R11は、たとえば3.9(k $\Omega$ )に選ばれ、入力抵抗R12は、たとえば10(k $\Omega$ )に選ばれる。比較的抵抗値の小さい入力抵抗R11がデジタル放送受信時に選択されて、カットオフ周波数 $\omega_c$ が高くなり、比較的抵抗値の大きい入力抵抗R12はアナログ放送の受信時に選択されて、カットオフ周波数 $\omega_c$ は低くなる。

【0049】このように構成されるループフィルタ130において、前記入力抵抗R12が選択されるアナログ放送の受信時にはカットオフ周波数 $\omega_c$ が低くなり、図

えて、2つの入力抵抗R11、R12がスイッチS1、S2によって選択的に切換えられて使用される。スイッチS1、S2は、制御端子132に与えられる前記PLL回路73の汎用ポート129aからの制御信号にตอบสนองして、択一的に導通する。

【0039】入力端子133には、前記チャージポンプ127からの位相補正パルスが入力され、出力端子134からの同調電圧は、後述する局部発振回路69、86を実現する電圧制御発振回路の可変容量ダイオードD21に与えられる。

【0040】なお、入力抵抗の切換えには、このように並列に配置された抵抗を切換えるだけでなく、直列に設けておいた抵抗の一方の端子間を短絡/開放することや、常時接続されている一方の抵抗に他方の抵抗を並列に接続/開放するなどの他の構成が用いられてもよいことは言うまでもない。

【0041】このように構成されるループフィルタ130において、選択された入力抵抗の抵抗値をR1とし、コンデンサC1の静電容量を参照符と同一で示すとき、自然角周波数 $\omega_n$ は、

【0042】

【数1】

角周波数 $\omega_n$ との関係は、図4で示すように、 $\omega_c / \omega_n = 2.06$ であり、したがって、

【0045】

【数2】

5(a)で示すような通過特性となる。これに対して、入力抵抗R11が選択されるデジタル放送受信時には、前記カットオフ周波数 $\omega_c$ が高くなり、該ループフィルタ130の通過特性は、図5(b)で示すようになる。

【0050】これら図5(a)および図5(b)は、ループフィルタ130に発振器から所定の周波数f<sub>c1</sub>、f<sub>c2</sub>の信号を入力したときの位相ノイズ特性を表すものであり、前記周波数f<sub>c1</sub>、f<sub>c2</sub>からそれぞれ2(kHz)離れた◇印で示すポイントでの位相ノイズは、図5(a)で示すアナログ放送受信時には、-56(dBc/Hz)であるのに対して、図5(b)で示すデジタル放送受信時には、-68(dBc/Hz)となり、12(dB)だけ位相ノイズ、すなわち共振周波数近傍のノイズが改善されている。

【0051】なお、f<sub>c1</sub>=70.18311(MHz)であり、f<sub>c2</sub>=70.08639(MHz)である。

【0052】こうして、位相比較器125で作成された位相補正パルスの高調波成分が除去され、局部発振回路69, 86へ出力される。図6は、前記局部発振回路69, 86を実現する電圧制御発振回路の一例を示す図である。発振回路は、差動増幅回路で構成され、集積回路141内に集積化されている。差動対を構成するトランジスタのベースは端子TB1, TB2に引出され、またコレクタは端子TC1, TC2に引出されている。これらの端子TB1, TB2; TC1, TC2には、タンク回路を構成する外付けのコンデンサC21~C26、抵抗R21, R22、インダクタL21および可変容量ダイオードD21が接続される。並列共振回路を構成するインダクタL21および可変容量ダイオードD21には、前記ループフィルタ130からの同調電圧が与えられる。

【0053】以上のように、本発明に従うテレビジョンチューナ61は、アナログ放送とデジタル放送とに共用するにあたって、アナログ放送受信時には、PLL回路73のループフィルタ130のカットオフ周波数 $\omega_c$ を低くするとともに、周波数ステップを小さくし、送信周波数や基準信号源74の周波数ずれに対して、設定周波数の高精度な補正を行い、画質の向上を図ることができるとともに、デジタル放送受信時には、前記周波数ステップを小さくするとともに、周波数ステップを大きくすることによって、位相ノイズを改善し、かつチャネル切換時間を短縮化することができる。

【0054】したがって、共用化によっても、アナログ放送受信時とデジタル放送受信時とにそれぞれ最適な特性を得ることができ、高周波段から中間周波段までの回路およびPLL回路73の共用化による低コスト化および小型化を図ることができる。

【0055】

【発明の効果】請求項1の発明に係るテレビジョンチューナは、以上のように、アナログ・デジタル共用のテレビジョンチューナであって、アナログ放送受信時には、局部発振信号の発振周波数を制御するPLL回路の周波数ステップを小さくして、送信周波数や局部発振周波数のずれを細かく調整できるようにし、これに対応してループフィルタのカットオフ周波数も低く設定する。これに対して、デジタル放送受信時には、前記周波数ステップを大きくして、位相ノイズの改善を図るとともに、チャネル切換時間を短縮し、またこれに対応してループフィルタのカットオフ周波数も高くする。

【0056】それゆえ、高周波段から中間周波段までの回路ならびにPLL回路を共通に用いることができ、デジタル・アナログ共用テレビジョンチューナを小型および低コストに実現することができる。

【0057】また、請求項2の発明に係るテレビジョンチューナは、以上のように、ループフィルタのカットオフ周波数の切換えに、PLL回路の汎用ポートを使用す

る。

【0058】それゆえ、ループフィルタのカットオフ周波数の切換えのために、特別な構成を用いる必要はなく、コストの上昇なく、実現することができる。

【図面の簡単な説明】

【図1】本発明の実施の一形態のアナログ・デジタル共用のテレビジョンチューナの電氣的構成を示すブロック図である。

【図2】図1で示すテレビジョンチューナに用いられるPLL回路の電氣的構成を示すブロック図である。

【図3】図2で示すPLL回路におけるループフィルタの構成を示す電気回路図である。

【図4】ループフィルタの周波数特性を説明するためのグラフである。

【図5】ループフィルタの位相ノイズ特性を示すグラフである。

【図6】局部発振回路を実現する電圧制御発振回路の一構成例を示す電気回路図である。

【図7】典型的な従来技術であるアナログ放送受信用のテレビジョンチューナの電氣的構成を示すブロック図である。

【図8】デジタル放送受信用のテレビジョンチューナの電氣的構成を示すブロック図である。

【符号の説明】

- 61 テレビジョンチューナ
- 62 アンテナ
- 64, 94, 108, 112 増幅回路
- 65, 67, 82, 84, 93, 103, 105 BPF
- 66, 83 高周波増幅回路
- 68, 85, 109 混合回路
- 69, 86, 110 局部発振回路
- 73 PLL回路
- 74, 115 基準信号源
- 81 HPF
- 92, 104 中間周波増幅回路
- 95 PLL検波回路
- 97 SIFBPF
- 98 FM検波回路
- 100 RFAGC回路
- 101 レベル検波回路
- 102 遅延AGC回路
- 111, 113 LPF
- 120 PLLIC(切換手段)
- 121 プリスケータ
- 122 プログラムカウンタ
- 123 スワローカウンタ
- 124 コントロール回路
- 125 位相比較器
- 126 リファレンスカウンタ

127 チャージポンプ

128 データインタフェイス

129 ポートインタフェイス

129a 汎用ポート


131 差動増幅器

S1, S2 スイッチ( 切換手段)


R2 帰還抵抗

R11, R12 入力抵抗



【 図1 】



【 図2 】




【 図3 】







【 図5 】




(b)



【 図7 】



【図8】



This Page is inserted by IFW Indexing and Scanning  
Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☒ BLACK BORDERS
- ☒ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
- ☒ FADED TEXT OR DRAWING
- ☐ BLURED OR ILLEGIBLE TEXT OR DRAWING
- ☐ SKEWED/SLANTED IMAGES
- ☒ COLORED OR BLACK AND WHITE PHOTOGRAPHS
- ☐ GRAY SCALE DOCUMENTS
- ☐ LINES OR MARKS ON ORIGINAL DOCUMENT
- ☐ REPERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
- ☐ OTHER: \_\_\_\_\_

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning documents *will not* correct images problems checked, please do not report the problems to the IFW Image Problem Mailbox**